

09 /833,653 OUCKET: 0033-0707P BSKB: (703) 205 8000

庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の曹類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2000年 4月13日

出 Application Number:

特願2000-112467

出 Y Applicant (s):

シャープ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 4月 6日



特2000-112467

【書類名】

【整理番号】 1000420

【提出日】 平成12年 4月13日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 15/82

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

特許願

【氏名】 紙谷 晋吾

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 畠山 耕一

【特許出願人】

【識別番号】 000005049

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 データ駆動型情報処理装置の実行制御装置

【特許請求の範囲】

【請求項1】 データパケットを順に転送する、少なくとも第1段および第2段を含む複数段からなるパイプライン手段と、

演算に必要な組のデータを待ち合わせるデータパケットを格納するための待合 せデータ格納手段と、

前記待合せデータ格納手段内にデータパケットが存在するか否かを示す情報を 格納するための格納部と、

前記第1段に存在するデータパケットと組になるべきデータが前記待合せデータ格納手段内に格納されているか否かを、前記格納部の内容を参照して判定するとともに前記格納部の情報を更新するための判定手段と、

前記第1段から前記第2段に対して転送された前記データパケットに対して、 前記判定手段の判定結果にしたがって、前記待合せデータ格納手段に記憶された データパケットとの間の待合せ処理を行なうための待合せ処理手段と、

前記待合せ処理手段による待合せ処理の結果生成されるデータパケットを出力するためのパケット出力手段とを含む、データ駆動型情報処理装置の実行制御装置。

【請求項2】 前記格納部はフリップフロップ回路を含む、請求項1に記載のデータ駆動型情報処理装置の実行制御装置。

【請求項3】 前記格納部は、リセット信号に応答してその格納内容を予め 定められた初期値にリセットする機能を有する、請求項1または請求項2に記載 のデータ駆動型情報処理装置の実行制御装置。

【請求項4】 前記待合せデータ格納手段は、複数個の部分待合せデータ格納手段を含み、前記格納部は前記複数個の部分待合せデータ格納手段に対してそれぞれ設けられている、請求項1~請求項3のいずれかに記載のデータ駆動型情報処理装置の実行制御装置。

【請求項5】 さらに、データパケットに対する命令実行に用いられる定数を記憶するための定数記憶手段を含み、

前記パケット出力手段は、前記複数個の部分待合せデータ格納手段に格納されているデータのうちの、前記第1段および前記第2段を経て転送されて来たデータパケットと組になるデータと、前記定数記憶手段から読み出された定数と、前記第1段および前記第2段を経て転送されて来たデータパケットとから出力データパケットを生成するための手段を含む、請求項4に記載のデータ駆動型情報処理装置の実行制御装置。

【請求項6】 前記定数は、前記データ駆動型情報処理装置における異なる種類の処理に用いられる互いに異なる第1および第2の種類の定数を含み、

前記定数記憶手段は、

前記第1の種類の定数を記憶する、第1の種類の定数記憶手段と、

前記第2の種類の定数を記憶する、第2の種類の定数記憶手段とを含み、

前記第1の種類の定数記憶手段と前記第2の定数記憶手段とは、前記定数記憶 手段内の互いに別個の領域に形成されている、請求項5に記載のデータ駆動型情 報処理装置の実行制御装置。

【請求項7】 前記第1の種類の定数はスカラ定数であり、

前記第2の種類の定数はベクトル定数である、請求項6に記載のデータ駆動型 情報処理装置の実行制御装置。

【請求項8】 前記第1の種類の定数は通常スカラ定数であり、

前記第2の種類の定数は長ビットスカラ定数である、請求項6に記載のデータ 駆動型情報処理装置の実行制御装置。

【請求項9】 さらに、前記定数記憶手段内の各定数の記憶領域が有効か無効かを示す有効情報を記憶するための有効情報記憶手段を含み、前記有効情報が有効を示す値のときのみ対応の定数が前記定数記憶手段から読み出され、

前記定数を前記定数記憶手段から読み出してデータパケットに格納するための 手段と、

前記データパケットに、前記データパケットに格納されたデータパケットが無効であることを示す有効情報を格納するための手段とをさらに含み、

前記待合せ処理手段は、データパケットに含まれる有効情報が無効を示す場合 には、当該データパケットに対する待合せ処理に対する待合せ処理を行なわず通 過させる、請求項5~請求項8のいずれかに記載のデータ駆動型情報処理装置の 実行制御装置。

【請求項10】 前記パケット出力手段は、前記複数個の部分待合せデータ格納手段に格納されているデータのうちの、前記第1段および前記第2段を経て転送されて来たデータパケットと組になるデータと、前記第1段および前記第2段を経て転送されて来たデータパケットとから出力データパケットを生成するための手段を含む、請求項4に記載のデータ駆動型情報処理装置の実行制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明はデータ駆動型情報処理装置の実行制御装置に関し、特に、画像処理、動画処理をはじめとする演算を行なう際に、パケットの待合せ処理機構とパケットの仕組みとを工夫することによって、処理の高速化および高効率化、演算の柔軟性の向上、コストパフォーマンスの向上を容易に図ることが可能なデータ駆動型情報処理装置の実行制御装置に関する。

[0002]

【従来の技術】

データ駆動原理は、本来的に自然な情報処理方式であると考えられる。このデータ駆動原理を基本原理とするデータ駆動型情報処理装置は、実行可能な高位仕様記述から直接変換された対象プログラムを効果的に実行しようとする研究計画から生まれた一連の情報処理装置の総称である。

[0003]

データ駆動原理とは以下のようなものである。プログラムは複数の命令から構成される。各命令は、それぞれの実行に必要な引き数データがトークン(データパケット)の形ですべて到着すると実行可能な状態になる。実行可能な状態になった命令は、その引き数データおよび実行結果の宛先とともに演算処理機構に送られる。

[0004]

ここで、実行可能な状態となった命令があるか否かについての判定と、実行可

能な状態になった命令が存在する場合に、その命令を、その引き数データおよび 実行結果の宛先とともに演算処理機構に送る処理とを実現するのが、発火制御機 構と呼ばれるものである。

[0005]

演算処理機構では、当該命令が実行され、命令実行結果が、その宛先に従って 、次に実行すべき命令の引き数データとしてトークンの形式で転送される。

[0006]

図1に、一般的なデータ駆動型情報処理装置を画像処理に用いた際のシステム構成例を示す。図1を参照して、このシステムは、データ伝送路4およびデータ伝送路5にそれぞれ接続された入力ポートIAおよび入力ポートIBと、データ伝送路6およびデータ伝送路7にそれぞれ接続された出力ポートOAおよび出力ポートOBと、それぞれデータ伝送路8およびデータ伝送路9に接続された出力ポートOVおよび入力ポートIVとを有するデータ駆動型プロセッサ1と、データ伝送路8およびデータ伝送路9によってデータ駆動型プロセッサ1に接続されたメモリインタフェース2と、メモリアクセス制御線1Aによってメモリインタフェース2と相互接続された画像メモリ3とを含む。

[0007]

データ駆動型プロセッサ1は、データ伝送路4またはデータ伝送路5より、入力時刻の順序にしたがって付けられる世代番号と呼ばれる識別子を持つ入力データパケットを時系列的に受ける。データ駆動型プロセッサ1には、予め設定された処理内容が記憶されている。データ駆動型プロセッサ1は、入力データパケットが入力されると、データ駆動型プロセッサ1に記憶されている処理内容にしたがって処理を進める。データ駆動型プロセッサ1は、処理の中で画像メモリ3に対するアクセスが必要となると、そのアクセス要求(画像メモリ3の内容の参照/更新など)を出力ポート〇Vを介してデータ伝送路8上に出力する。メモリインタフェース2は、このアクセス要求を受けるとメモリアクセス制御線1Aを介して画像メモリ3に対するアクセスを行ない、その結果をデータ伝送路9および入力ポートIVを介してデータ駆動型プロセッサ1に返す。

[0008]

入力データパケットに対するデータ駆動型プロセッサ1内の処理が終了すると、データ駆動型プロセッサ1は出力ポートOAまたは出力ポートOBを介して、 出力データパケットをデータ伝送路6またはデータ伝送路7に出力する。

[0009]

図2はデータ駆動型情報処理装置の基本構成を示す図である。また図3は図2 に示すデータ駆動型情報処理装置の入出力パケットの基本構成を示す図である。

[0010]

図2を参照して、データ駆動型プロセッサ1は、外部からの入力データパケットと、データ駆動型プロセッサ1の内部を流れるデータパケットとを合流させるための合流部10と、合流部10からデータパケットを受け、命令の実行に必要なデータがそろったか否かを判定し、必要なデータがそろったデータを含むデータパケットを出力するための発火制御部11と、発火制御部11から与えられるデータパケットに含まれるデータに対して、当該データパケットに含まれる命令コードにより決定される処理を行ない、結果を、次の命令のノード番号を含むデータパケットとして再構成し出力するための演算部12と、予め命令を記憶しており、演算部12からのデータパケットを受け、当該データパケットに含まれるノード番号をアドレスとして、次に行なわれるべき命令コードと次のノード番号とを読出しデータパケットを構成して出力するためのプログラム記憶部13と、プログラム記憶部13からデータパケットを受け、その行先に応じて外部または合流部10のいずれかに分岐させるための分岐部14とを含む。

[0011]

図3に示されるデータパケットは、合流部10に入力されるデータパケットのものである。このデータパケットは発火制御部11に与えられる。発火制御部11には図2に示されるように、また特開平8-272771号公報にも示されるように、待合せ記憶領域と定数記憶領域とが含まれる。発火制御部11に与えられたデータパケットは、対となって演算されるべき相手のデータパケットが到着するまで発火制御部11の待合せ記憶領域11aに格納され待機する。対のデータパケットがそろった時点で、命令コードと対のデータとを含むデータパケットが再構成され演算部12に送られる。演算されるべき相手がデータパケットでな

く定数データである場合には、発火制御部 1 1 での待機は行なわれない。すなわちこの場合には、定数記憶領域 1 1 b から定数データを取得することによりデータパケットを再構成する。

[0012]

演算部12は、受取ったデータパケットのデータに対して命令コードによって 決まる処理を行ない、結果のデータパケットを再構成して出力する。

[0013]

プログラム記憶部13は、演算部12からデータパケットを受けると、そのデータパケットに含まれるノード番号をアドレスとして自己の持つプログラム記憶メモリをアクセスし、次に行なわれるべき命令コードと次のノード番号とを参照して、データパケットを構成し出力する。プログラム記憶部13が出力するデータパケットは、そこに含まれるノード番号にしたがってデータ駆動型プロセッサ1の外部または合流部10に分岐部14によって振り分けられる。

[0014]

図3を参照して、データ駆動型プロセッサ1に入力されるデータパケットはPE番号15 (PEはProcessing Elementの省略形である。)と、ノード番号16と、世代番号17と、データ18とを含む。

[0015]

PE番号15は、図2に示される構成のデータ駆動型情報処理装置が複数個の 入出力制御部(合流部10および分岐部14)を介して接続されたシステムにお いて、データ駆動型情報処理装置を互いに区別するための識別子である。

[0016]

ノード番号16は図2のプログラム記憶部13に記憶されている命令コードを 参照するためのアドレスとして使用される。

[0017]

世代番号17は、時系列的に入力されるデータパケットの識別子であるが、同時に画像メモリ3のアドレスとしての意味を有している。画像メモリ3のアドレスとしてみる場合、世代番号17は図3に示すようにフィールド番号FDと、ライン番号LNと、ピクセル番号PXとを含む。図16に、画像と、フィールド番

号FDと、ライン番号LNと、ピクセル番号PXとの関係を示す。

[0018]

図2に示す発火制御部11に与えられるデータパケットの構成を図4に示す。 図4を参照して、このデータパケットの構成は基本的に合流部10へのデータパケット(図3)と同じであって、命令コード19と、ノード番号20と、世代番号21と、データ22とを含む。ここでは、図3のPE番号15に替えて、命令コード19が設けられている。

[0019]

図5に発火制御部11の定数記憶領域11bに格納されるデータの形式を示す。定数記憶領域11bには、データパケットと対になるべきデータが定数の場合に、その定数データが記憶されている。図5を参照して、各レコードはVCD23(VCDとはこの定数データの有効/無効を示すフラグであり、「1」のとき有効、「0」のとき無効)と、定数データ24とを含む。

[0020]

図6を参照して、待合せ記憶領域11aは、待合せデータパケットのハッシュアドレスを計算する際に使用しなかった部分を格納するハッシュ溢れアドレス25と、待合せデータが存在していること、すなわちデータパケットが待機中であることを示すフラグであるPRE26(「1」のとき有効、「0」のとき無効)と、待合せデータ27とを含む。ハッシュ溢れアドレス25には、待合せデータパケットのハッシュアドレスをノード番号16と世代番号17の一部から計算した際に用いられなかった部分が格納される。

[0021]

プログラム記憶部13から出力されるデータパケットの形式は図4に示すようなものとなる。このデータパケットが分岐部14および合流部10を巡回して発火制御部11に入ると、まず図5の定数記憶領域11bから定数データとVCDとを取得する。次に、図6に示す待合せ記憶領域11aに対する動作として、格納/発火/通過のうちいずれを選択すべきかについての判定を行なう。判定のための材料は、命令コード19と、定数記憶領域11bから取得されたVCDと、待合せ記憶領域11a内のPRE26とである。

[0022]

まず、データパケット中の命令コードがデコードされ、演算部12で実行される命令が1入力命令なのか、2入力命令なのかが判別される。1入力命令であればそのデータパケットが「通過」であることが分る。2入力であってもVCD=1ならば、対データとしての相手データパケットが不要であるので同様に「通過」となる。

[0023]

それ以外のとき、すなわち、2入力命令でありかつVCD=0のときに、対データパケットとの待合せが必要となる。したがって待合せ記憶領域11aへのアクセスが発生する。このとき、ハッシュアドレス計算が行なわれる。該当するアドレスのPREが「0」であれば、対データパケットはまだ到着していない。したがってこのときのこのデータパケットに対する処理は「格納」となる。該当領域にデータとハッシュ溢れアドレスとを格納し、PRE=1に更新する。該当するアドレスのPREが「1」であれば対データパケットが待合せ記憶領域11aに存在している。したがって入力データパケットとあわせて演算に必要なデータがそろうので、処理は「発火」となる。待合せ記憶領域11aから待合せデータが不ろうので、処理は「発火」となる。待合せ記憶領域11aから待合せデータが取出され、パケットを再構成してPRE=0と更新する。再構成されたデータパケットは図7に示される構成をとる。

[0024]

図7を参照して、このデータパケットは、VCD28と、命令コード29と、 ノード番号30と、世代番号31と、左データ32と、右データ33とを含む。 左データ32および右データ33が2入力命令の演算に必要なデータであり、待 合せしていたデータパケットと、入力データパケットとから得られるものである 。このデータパケットは演算部12に送られる。

[0025]

以下、上記した処理が順に繰返されてデータパケットがデータ駆動型情報処理 装置の中を循環していく間にデータが処理されていく。

[0026]

発火制御部11では、待合せ記憶領域11aへのアクセスのスループットを維

持するために、特開平8-272771号公報に示されるようにインターリーブ構成をとることがある。すなわち、図8に示されるように待合せ記憶領域11aは、ブロック34と、二つの領域(メモリ部35およびメモリ部36)とを含む。ブロック34によるデータパケットの振り分けによりアクセスが双方に分散するようにする。どちらの領域にアクセスするかは、ブロック34内に設けられるレジスタにインターリーブビット(IB)と呼ばれるビットを設定して指定する。IBは3ビットのFISパラメータと呼ばれるパラメータをブロック34内の上記したレジスタにロードすることにより設定される。

[0027]

FISとIBとの関係をまとめて次の表1に示す。なおこのFISパラメータは、ハッシュアドレスを計算する際のハッシュ関数の種類を指定する機能も兼ねている。

[0028]

【表1】

Ī	FIS	000	001	010	011	100	101	110	111
ſ	IB	G1	G2	G3	G4	N0	N1	N2	N3

Gn:世代番号の第nビット Nn:ノード番号の第nビット

[0029]

なお、世代番号はG0~G4の5ビットからなる。よってたとえばG1は世代 番号の下位から2ビット目を表わしている。

[0030]

【発明が解決しようとする課題】

上記したとおり、図8に示す従来技術では待合せ記憶をインターリーブ構成によって実現していた。各メモリ容量にはマージンを持たせる必要があり、その結果メモリに関するコストが高くつく。また、ストリーム状に到着するデータパケットの順序によっては、アクセスがメモリ部35およびメモリ部36の一方のみ

に集中して発生することがあり得る。そうした場合には目的のスループットを十 分に維持することができない。

[0031]

たとえば、表1においてFIS='〇〇〇'であるものと仮定する。このとき I Bは世代番号31の第1ビットによって決定される。ここでデータパケットの 世代番号が順に0(0b0...000000),4(0b0...000100),8(0b0...001000),12(0b0...001100),...というようなストリームで発火制御部11に到着すると、常に I B = 0となる。その結果メモリ部35にアクセスが集中してしまい十分なスループットが得られない。

[0032]

さらに、データ駆動型情報処理装置においてはデータパケットは自己同期型転送制御回路(C素子)により、シーケンシャルに結合されたラッチ間の転送によってパイプライン的に転送されるが、PREへの参照だけで、C素子間の転送に要する1クロックサイクルがかかる。さらに更新値検出と更新とで1クロックサイクルを要する。データパケットの到着順によるこうしたスループットの低下を避けるようなデータ駆動型情報処理装置の実行制御装置が望まれる。

[0033]

また、画像処理、映像処理の処理性能に対する要求は日々大きくなっている。 データ駆動型情報処理装置はそのような画像処理、映像処理に向いたアーキテク チャを持っている。そこで、他のアーキテクチャよりも高速に、より高いスルー プットでデータを処理することができ、なおかつ柔軟にプログラミングすること ができるようなデータ駆動型情報処理装置の実行制御装置が望まれる。

[0034]

求められる演算の複雑さがますます大きくなっているため、演算命令の複合の度合いも今後はより高いものが求められる。しかし、従来技術では最高でも2入力命令しか実装されていない。一方で、対等な3以上の入力から結果出力を得たい場合もある。そうした場合、従来のデータ駆動型情報処理装置では、1つのノード37では図9(A)のような2入力処理しかできないため、プログラミングにより図9(B)に示すようにノード38およびノード39を組み合わせて3入

力命令を実現するしか術はない。 1 ノードで 3 入力処理が可能な場合と比較して レスポンス時間が無駄にかかり、実行が非効率的となる。

[0035]

特に、図9(B)に示す構成では、入力Aと入力Bとの間の演算をノード38で行ない、その結果の出力Xと入力Cとの間でノード39の演算を行なう。そのために入力Cはノード38の処理が完了しXが発火制御部11に到着するまで待合せ記憶領域11aにて待機することとなる。その結果待合せ記憶領域11aの領域が無駄に使用されていることにもなる。3以上の入力を1ノードで処理できるようにすることにより、待合せ記憶領域を有効に利用し、さらに処理の効率をより高くすることが望まれる。

[0036]

また、命令の複合度が増してくると、スカラデータだけではなくベクトルデータも演算対象として扱うことが多くなるであろう。それに対応して、定数記憶領域11bに記憶しておく定数についてもベクトルデータとして扱いたいという要求が生じてくるであろう。その場合、複合命令を柔軟に扱うことを可能とするために、使用される定数の型がスカラまたはベクトルのどちらか一方のみに固定されるのでなく、同じ命令でも両者を切替えて使い分けられるようにできればより好ましい。

[0037]

したがってこの発明の目的は、データパケットの到着順によって実行効率が影響を受けないようなデータ駆動型情報処理装置の実行制御装置を提供することである。

[0038]

この発明の他の目的は、データパケットの到着順によって実行効率が影響を受けず、かつ待合せ記憶領域を有効に利用できるようなデータ駆動型情報処理装置 の実行制御装置を提供することである。

[0039]

この発明のさらに他の目的は、データパケットの到着順によって実行効率が影響を受けず、かつ待合せ記憶領域を有効に利用でき、定数データとしてスカラと

ベクトルとの両者を柔軟に切替えて使用できるようなデータ駆動型情報処理装置 の実行制御装置を提供することである。

[0040]

【課題を解決するための手段】

第1の発明にかかるデータ駆動型情報処理装置の実行制御装置は、データパケットを順に転送する、少なくとも第1段および第2段を含む複数段からなるパイプライン手段と、演算に必要な組のデータを待ち合わせるデータパケットを格納するための待合せデータ格納手段と、待合せデータ格納手段内にデータパケットが存在するか否かを示す情報を格納するための格納部と、第1段に存在するデータパケットと組になるべきデータが待合せデータ格納手段内に格納されているか否かを、格納部の内容を参照して判定するとともに格納部の情報を更新するための判定手段と、第1段から第2段に対して転送されたデータパケットに対して、判定手段の判定結果にしたがって、待合せデータ格納手段に記憶されたデータパケットとの間の待合せ処理を行なうための待合せ処理手段と、待合せ処理手段による待合せ処理の結果生成されるデータパケットを出力するためのパケット出力手段とを含む。

[0041]

実行制御装置を複数段のパイプライン手段で構成し、パイプライン手段の第1段に存在するデータパケットに対して対応のデータパケットが待合せデータ格納手段に存在するか否かを判定し、そのデータパケットが第2段に転送された後に、当該判定結果に基づいて待合せ処理を行なう。結果として待合せ処理がパイプライン化されるため、スループットを高く維持することができる。

[0042]

好ましくは、格納部はフリップフロップ回路を含む。簡単なフリップフロップ を用いて、高速に待合せデータパケットの存在を判定することができる。

[0043]

さらに好ましくは、格納部は、リセット信号に応答してその格納内容を予め定められた初期値にリセットする機能を有する。格納部の格納内容を初期化する際に、リセット信号を用いて直接初期化できる。わざわざ初期化のためのデータパ

ケットを情報処理装置に入力する必要はない。

[0044]

本発明の他の局面によれば、待合せデータ格納手段は、複数個の部分待合せデータ格納手段を含み、格納部は複数個の部分待合せデータ格納手段に対してそれぞれ設けられている。複数個の部分待合せデータ格納手段を設けることにより、少なくとも部分待合せデータ格納手段の個数に、入力データパケットの分である1を加えた数の入力を有する命令を1ノードで実行することが可能となる。

[0045]

好ましくはデータ駆動型情報処理装置の実行制御装置はさらに、データパケットに対する命令実行に用いられる定数を記憶するための定数記憶手段を含み、パケット出力手段は、複数個の部分待合せデータ格納手段に格納されているデータのうちの、第1段および第2段を経て転送されて来たデータパケットと組になるデータと、定数記憶手段から読み出された定数と、第1段および第2段を経て転送されて来たデータパケットとから出力データパケットを生成するための手段を含む。

[0046]

さらに定数の入力が加えられるので、少なくとも部分待合せデータ格納手段の 個数に2を加えた数の入力を有する命令を1ノードで実行することが可能となる

[0047]

さらに好ましくは、定数は、データ駆動型情報処理装置における異なる種類の 処理に用いられる互いに異なる第1および第2の種類の定数を含み、定数記憶手 段は、第1の種類の定数を記憶する、第1の種類の定数記憶手段と、第2の種類 の定数を記憶する、第2の種類の定数記憶手段とを含み、第1の種類の定数記憶 手段と第2の定数記憶手段とは、定数記憶手段内の互いに別個の領域に形成され ている。

[0048]

定数が定数記憶手段のどの領域から読み出されるかによってその定数の種類を 識別することができる。その結果、使用する定数の読出位置を適切に指定するこ とにより、データ駆動型情報処理装置で行なわれる異なる種類の処理に、それぞれの処理の種類に応じた形式の定数を容易に利用することができる。

[0049]

さらに好ましくは、第1の種類の定数はスカラ定数であり、第2の種類の定数 はベクトル定数である。スカラ定数とベクトル定数とを適宜切替えて処理に用い ることができる。

[0050]

また、第1の種類の定数は通常スカラ定数であり、第2の種類の定数は長ビットスカラ定数であってもよい。通常スカラ定数と長ビットスカラ定数とを適宜切替えて処理に用いることができる。

[0051]

好ましくは、データ駆動型情報処理装置の実行制御装置はさらに、定数記憶手段内の各定数の記憶領域が有効か無効かを示す有効情報を記憶するための有効情報記憶手段を含み、有効情報が有効を示す値のときのみ対応の定数が読み出され、定数を定数記憶手段から読み出してデータパケットに格納するための手段と、データパケットに、データパケットに格納されたデータパケットが無効であることを示す有効情報を格納するための手段とをさらに含み、待合せ処理手段は、データパケットに含まれる有効情報が無効を示す場合には、当該データパケットに対する待合せ処理に対する待合せ処理を行なわず通過させる。

[0052]

定数データについて、あたかもそれが無効データであるかのようにすることにより、待合せ処理を通過させて3以上の入力を持つ命令への入力とすることができる。

[0053]

好ましくは、パケット出力手段は、複数個の部分待合せデータ格納手段に格納されているデータのうちの、第1段および第2段を経て転送されて来たデータパケットと組になるデータと、第1段および第2段を経て転送されて来たデータパケットとから出力データパケットを生成するための手段を含む。

[0054]

部分待合せデータ格納手段の個数に1加えた数の入力を有する命令を1ノード で実行することが可能となる。

[0055]

【発明の実施の形態】

以下、パケット2系統の待合せ領域で4入力命令を実現し、かつスカラ定数とベクトル定数とを切替えて使用できるデータ駆動型情報処理装置の実行制御装置の実施の形態について説明する。なお、データ駆動型情報処理装置全体の構成は図2に示したものとほぼ同様で、発火制御部11における待合せ制御が異なる。したがって、ここでは図2と同じ部品については同じ参照符号および名称で説明することとし、それらについての詳細な説明は繰返さない。

[0056]

図10に、発火制御部11に入力されるデータパケットの基本形式を示す。図10を参照して、このデータパケットは、命令コード40と、このデータパケットが左入力データなのか、右入力データなのかを示すL/R41と、ノード番号42と、世代番号42Aと、8つのデータである第0~第7データ43とを含む。データパケットが第0~第7データ43を有し、8つのデータを格納することができるので、このデータパケットはベクトルデータとして用いることができる

[0057]

図11を参照して、定数記憶領域11bは、アドレス00~0Fまでのベクトル定数を記憶する部分(図11(A))と、アドレス10~FFまでのスカラ定数を記憶する部分(図11(B))とを含む。

[0058]

図11(A)に示されるようにベクトル定数は、VCD44と、第7定数45 ~第0定数52とを含む。図11(B)に示されるようにスカラ定数は、VCD 53と、定数54とを含む。

[0059]

図10に示されるデータパケットが発火制御部11に到着すると、図11に示 されるような構成となっている発火制御部11から定数データとVCDとが取出 され、データパケット内に埋込まれる。ノード番号42、すなわち定数記憶領域 11bのアドレス(00~0Fまたは10~FF)に応じて、取出す対象がスカ ラ定数なのかベクトル定数なのかが決まる。その結果、図15に示される入力パ ケット89のようなパケット形式となり、待合せ記憶部の処理に移る。

[0060]

なおここではスカラ定数とベクトル定数との切替えをする場合について説明しているが、同様の方式によって通常のスカラ定数と、より長い長ビット定数とを切替えて処理することもできる。その場合の定数記憶領域11bの構成例を図12に示す。この場合にも、取出される定数が通常のスカラ定数なのか長ビット定数なのかは、それらが取出されるアドレスの値(たとえば00~0Fなのか、10~FFなのか)によって決まる。

[0061]

待合せ記憶部200での処理は図15に示される構造により実現される。図1 5を参照して、この待合せ記憶部200は、データパケットを処理するためのパ イプラインの第1段~第4段をそれぞれ構成する、それぞれ入力パケット89、 パケット94、パケット97およびパケット99を保持するための4つのラッチ 回路と、これらラッチ回路の間のデータの転送を制御するためのC素子100~ 104と、入力パケット89に含まれる第0~第7データ43命令コードOPC をデコードし、命令コードOPCが必要とする入力数instを出力するための 命令デコーダ90と、入力数instが4か否かを判定するための処理ブロック 91と、それぞれ部分的な領域を形成する第1待合せ領域96Aおよび第2待合 せ領域96Bを持つ、対パケットが格納される待合せ領域96と、入力パケット 89のノード番号および世代番号からハッシュアドレスを計算し、その結果によ って第1待合せ領域96A/第2待合せ領域96Bの有効/無効をそれぞれ識別 するためのフラグであるPRE1およびPRE0を参照し、さらに後に示す表2 にしたがってその更新値を決定するためのハッシュ計算ブロック92と、このP RE1およびPREOをそれぞれ格納するための、それぞれ1ビットのDフリッ プフロップからなるPRE1およびPRE0からなるPRE格納部202と、処 理ブロック91から出力される入力数instとVCDとPRE1およびPRE

0の値に基づいて第1待合せ領域96Aおよび第2待合せ領域96Bにアクセスするか否かを判定する待合せ動作判定を行なうための待合せ動作判定ブロック93と、パケット94のデータ7~0およびselの値に基づいて第1待合せ領域96Aおよび第2待合せ領域96Bのいずれか一方にアクセス(参照・更新)する処理を行なうための待合せ記憶部アクセスブロック95と、パケット97に対してデータ交換処理およびハッシュ衝突の検出処理を行なってパケット99とするための処理ブロック98とを含む。

[0062]

待合せ領域96の構造を図14に示す。図14を参照して、待合せ領域96は、第1待合せ領域のデータの有効/無効フラグであるPRE0(69)および第2待合せ領域のデータの有効/無効フラグであるPRE1(70)と、ハッシュ溢れアドレス71と、第1待合せ領域のデータの左右入力を識別するフラグであるL/R72と、第1待合せ領域である第7データ73~第0データ80と、第2待合せ領域である第7データ81~第0データ88とを含む。

[0063]

入力パケット89は命令コードOPCと、L/Rと、J-ド番号nodeと、世代番号genと、データ($7\sim0$)と、VCDと、定数データ($7\sim0$)とを含む。

[0064]

パケット94は、命令コードOPCと、L/Rと、ノード番号nodeと、世代番号genと、データ(7~0)と、VCDと、定数(7~0)と、待合せ動作の選択selと、入力数instとを含む。

[0065]

パケット97は、命令コードOPCと、L/Rと、ノード番号nodeと、世代番号genと、データ(7 \sim 0)と、VCDと、定数(7 \sim 0)と、第1待合せ領域96Aから取出したデータ1(7 \sim 0)と、第2待合せ領域96Bから取出したデータ2(7 \sim 0)と、入力数instとを含む。

[0066]

パケット99は、命令コードOPCと、L/Rと、ノード番号nodeと、世

代番号genと、左データDataL (7~0)と、右データDataR (7~0)と、制御データDataC (7~0)とを含む。

[0067]

[0068]

もし入力数inst=4であれば、命令コードOPCは4入力命令である。しかしこの実施の形態の装置では、4入力命令への4つの入力は、必ず3つの変数と1つの定数とからなると規定されている。したがって、処理ブロック91は、入力数inst=4か否かを判定し、もし入力数inst=4であればVCDの値を0に更新し、入力数inst=3に更新する。入力数inst=3と更新された場合、最初から入力数inst=3の場合と同じ処理がこれ以後に行なわれる。

[0069]

ハッシュ計算ブロック92は、入力パケット89のノード番号と世代番号とからハッシュアドレス計算を行なって、対応のPRE格納部202のPRE0とPRE1との値を参照する。

[0070]

待合せ記憶部200に対するデータパケットの操作、PRE0/1の更新値、 待合せ領域96の操作の対応を表2に示す。

[0071]

【表2】

					,	,			
第1待ち合わせ 第2待ち合わせ	Hold	Hold	PloH	PloH	Hold	Hold	Hold	パケットWrite	Read
第1待ち合わせ	Hold	PIOH	パケットWrite	Read	パケットWrite	Read	パケットWrite	PIOH	Read
PRE更新值	PIOH	PIOH	10	00	10	00	01	11	00
パケット動作	密要	密要	第1待ち合わせ	 	第1待ち合わせ	亲火	第1待ち合わせ	第2待ち合わせ	発火
PRE	XX	XX	0×	λ1	x0	x1	00	01	1x
合令	1入力命令	2入力命令(1定数)	2入力命令		3入力命令(1定数)		3入力命令または	4入力命令(1定数)	
VCD	×	1	0	0	1	-	0	0	0
inst	-	2			က				

[0072]

なお表2において、PRE更新値の2桁の数値のうち左側はPRE1に、右側はPRE0に、それぞれ対応する。また「パケットWrite」とは、パケットを第1待合せ領域96Aまたは第2待合せ領域96Bに格納し、かつ対応するP

REOまたはPRE1を「1」に更新する処理のことをいう。また表2において「x」で示される部分はドントケアを表わす。

[0073]

待合せ動作判定ブロック93は、入力数instと、VCDと、PREO/1との値に基づいて、表2にしたがって待合せ領域96におけるパケット操作と、PREO/1の更新値とを求め、表2の「パケット動作」で示されるパケット操作の内容を示す情報をパケット94の「se1」のフィールドに設定する。さらに待合せ動作判定ブロック93は、PREO/1の値を表2にしたがって更新する。

[0074]

次に、処理ブロック95が、パケット94のse1に設定されているパケット 操作の内容に基づいて、待合せ領域96にアクセスする。

[0075]

図15に示す構成では、待合せ記憶領域へのアクセスタイムとしては、パイプライン2段分(C素子101~102およびC素子103~104)のタイムスロットが必要である。たとえば、1入力命令または2入力命令(1定数)の場合には、データパケットが待合せ記憶部200を通過するのみで、第1待合せ領域96Aおよび第2待合せ領域96Bの双方に対して処理内容が「Hold」のときにはアクセスの必要はない。

[0076]

演算に必要な対(または3つ)のデータパケットがまだ待合せ記憶部200に そろわないときには、当該パケットは待機するために第1待合せ領域96Aまた は第2待合せ領域96Bに格納される。この動作は表2において「パケットWrit e」と記載されている部分に相当する。

[0077]

対(または3つ)のデータパケットがそろうと発火となり、待合せ領域96からデータが取出される。このときPRE1/0は「00」に更新される。

[0078]

最後の処理ブロック98は、パケット97に含まれる入力数inst、VCD

、L/Rの値を用いて、演算部12での処理に間に合うようにパケット99を再構成する。さらに処理ブロック98は、ハッシュ衝突の判定を行なってパケット99を演算部12に送り、待合せ記憶部200での処理を終了する。

[0079]

上記したような実施の形態のシステムでは、待合せ記憶部200の処理を複数 段のパイプラインに分割している。したがってデータパケットストリームの入力 順序に依存せず、待合せ記憶部200でのスループットを一定に維持することが できる。またPREビットをPRE格納部202に格納し、ハッシュアドレスの 計算、待合せ判定の際にPREビットの参照/更新を行なう。さらにその後、PREビットを待合せ領域96に記憶する。そのため、従来のように待合せ記憶領 域からの読出や待合せ記憶領域への書込みによる方法と比較して、PREビットの参照および更新を高速に行なうことができる。特に、PRE格納部202をDフリップフロップで構成することにより、この参照および更新を高速に、かつ簡単な回路で実現している。上記実施の形態では1クロックサイクルでこの参照/ 更新を実現している。

[0080]

さらに、PRE格納部202をリセット入力を持つ回路で構成することもできる。従来は、たとえば初期化時にPREビットをリセットするためには、リセット用初期化パケットをデータ駆動型情報処理装置に与えていた。PRE格納部202を、リセット入力を持ち、リセット入力から与えられるリセット信号に応答して自己をリセットする回路(たとえばフリップフロップ回路)とすることで、初期化用パケットを用いることなく、単にリセット信号をPRE格納部に与えることでPREビットをリセットすることができる。

[0081]

なお、この実施の形態ではパケット2系統分の待合せ領域(第1待合せ領域96Aおよび第2待合せ領域96B)で4入力命令を実現しているが、同様の考え方で1系統分の待合せ領域で3系統命令を実現することもできる。その場合には、待合せ領域として図13に示すような構成を採用すればよい。図13を参照して、この待合せ領域は、PRE59と、ハッシュ溢れアドレス60と、第7デー

タ61~第0データ68とを含む。

[0082]

さらに同様の考え方で、パケットn系統(第1待合せ領域、第2待合せ領域、 …、第n待合せ領域)を設けることで、(n+2)入力命令を実現することができる。

[0083]

この実施の形態の方法および装置によれば、従来のように待合せ記憶領域に対するアクセスを高速化するためにインターリーブ方式をとる必要がない。必要なメモリ領域が削減され、かつ回路構成も簡単なものとなる。したがって装置の小型化およびメモリ量削減によるコストの提言を実現することができる。

[0084]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【図面の簡単な説明】

- 【図1】 データ駆動型情報処理装置のシステム構成例を示す図である。
- 【図2】 データ駆動型情報処理装置の内部基本構成図である。
- 【図3】 従来のデータ駆動型情報処理装置への入出力パケットの基本構成を示す図である。
- 【図4】 従来のデータ駆動型情報処理装置の発火制御部への入力パケット の基本構成を示す図である。
- 【図5】 従来のデータ駆動型情報処理装置の発火制御部内の定数記憶領域 を示す図である。
- 【図6】 従来のデータ駆動型情報処理装置の発火制御部内の待合せ記憶領域を示す図である。
- 【図7】 従来のデータ駆動型情報処理装置の発火制御部からの出力パケットの基本構成を示す図である。
 - 【図8】 従来のデータ駆動型情報処理装置の、メモリインタリーブで実現


された待合せ記憶部を示す図である。

- 【図9】 従来のデータ駆動型情報処理装置において3入力演算命令を実装する時の一例を示す図である。
- 【図10】 本発明のデータ駆動型情報処理装置の発火制御部に入力されるデータパケットの基本形式を示す図である。
- 【図11】 スカラ定数とベクトル定数とを切替えて使用可能な定数記憶部を示す図である。
- 【図12】 スカラ定数と長ビット定数とを切替えて使用可能な定数記憶部を示す図である。
- 【図13】 パケット1つ分の待合せ領域によって3入力命令を実現するための待合せ記憶部の構成を示す図である。
- 【図14】 パケット2つ分の待合せ領域によって4入力命令を実現するための待合せ記憶部の構成を示す図である。
- 【図15】 本発明の待合せ記憶部内の処理をパイプライン構成としたとき の構成と処理の流れを示す図である。
- 【図16】 データ駆動型情報処理装置における画像データと世代番号との間の関係を示す図である。


【符号の説明】

11 発火制御部、90 命令デコーダ、92 ハッシュ計算ブロック、93 待合せ動作判定ブロック、95 待合せ記憶部アクセスブロック、96 待合せ記憶部、200 待合せ記憶部、202 PRE格納部。


【書類名】図面【図1】



【図2】



【図3】



【図4】




【図5】

23 〜 24 〜 VCD 定数データ

VCD:Validity of Constant Data ('1'の時当該定数データは有効)


【図6】




PRE: PREsence flag


('1'の時当該待ち合わせデータは有効)

【図7】






【図8】




【図9】



【図10】



【図11】




【図12】

アドレス00~0F:44ビット定数 55 <u>56</u> VCD 44ビット定数 アドレス10~FF:スカラ定数(12ビット)

57 58 VCD 定数


【図13】

【図14】



PRE0:第1待ち合わせ領域のデータの有効/無効フラグ PRE1:第2待ち合わせ領域のデータの有効/無効フラグ L/R:第1待ち合わせ領域のデータの左右入力を識別するフラグ

【図15】



OPC:命令コード

L/R:データパケットの左右入力を識別するフラグ

Node: ノード番号 Gen: 世代番号

VCD:定数データの有効/無効を識別するフラグ

Cst(7-0):(第0~第7)定数データ


inst:命令の入力数;inst=3のとき3入力命令

sel:待ち合わせ動作の選択

PRE1/0:第2/1待ち合わせ領域の有効無効を識別するフラグ Data1(7-0):第1待ち合わせ領域から取り出した(第0~第7)データ Data2(7-0):第2待ち合わせ領域から取り出した(第0~第7)データ

DataL(7-0): (第0~第7)左データ DataR(7-0): (第0~第7)右データ DataC(7-0): (第0~第7)制御データ

【図16】



【書類名】 要約書

【要約】

【課題】 データパケットの到着順によって実行効率が影響を受けないようなデータ駆動型情報処理装置の実行制御装置を提供する。

【解決手段】 実行制御装置200は、パイプライン100-104,89,94,97,99と、組になるデータを待ち合わせるパケットを格納する待合せデータ記憶部96と、待合せデータ記憶部96内にパケットが存在するか否かを示す情報を格納する格納部202と、入力データパケットと組になるデータが待合せデータ記憶部96に格納されているか否かを、格納部202の内容を参照して判定し格納部の情報を更新する判定回路93と、第1段から第2段に対して転送されたパケットに対して、判定回路93の判定結果にしたがって、待合せデータ記憶部96に記憶されたデータパケットとの間の待合せを行なう待合せ処理回路95と、待合せ処理回路95による処理の結果生成されるデータパケットを出力するパケット出力回路98とを含む。

【選択図】 図15

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名

シャープ株式会社